La conectividad USB y la compatibilidad con la configuración potencian la eficacia de la placa de evaluación FPGA de gran ancho de banda.

Los ingenieros optan por las matrices de puertas programables en el lugar (FPGA) para aplicaciones como los sensores industriales y la visión artificial, en las que es necesario gestionar grandes cantidades de datos a alta velocidad y con baja latencia. Los chips FPGA, que contienen miles de pequeños bloques lógicos, pueden configurarse en el lugar como hardware digital y reconfigurarse a medida que cambian los requisitos. Debido a su flexibilidad y a su capacidad para ejecutar múltiples flujos de operaciones lógicas de forma simultánea, en lugar de secuencial, las FPGA suelen ser preferibles a las unidades de microcontrolador (MCU) y a las unidades centrales de procesamiento (CPU) en aplicaciones que requieren un gran ancho de banda.

Las FPGA de Lattice Semiconductor se conectan a múltiples sensores o cámaras industriales, realizan operaciones de procesamiento de señales digitales (DSP) y facilitan la comunicación de alta velocidad. Reducen la carga de trabajo del procesador de IA o de la CPU que se encuentra a continuación en la cadena de señal, al tiempo que mantienen un diseño compacto y un bajo consumo energético.

Para aprovechar al máximo las capacidades de los FPGA, los ingenieros utilizan placas de evaluación para desarrollar y probar las configuraciones de las celdas lógicas que se implementarán en aplicaciones reales. Los ingenieros deben conocer los componentes de los kits de desarrollo, entre los que se incluyen las placas de evaluación, así como el proceso y las herramientas para configurar la FPGA, y cómo su trabajo de desarrollo influirá en la fiabilidad de la aplicación en condiciones reales.

Diseño con kits de desarrollo

Las placas de evaluación proporcionan a los ingenieros las herramientas que necesitan para diseñar y probar el hardware virtual, que se configurará en la FPGA. Además de la FPGA, una placa de evaluación suele contar con memoria flash integrada, conexiones USB, conexiones para pruebas y depuración, y conexiones a periféricos. Los kits de desarrollo incluyen componentes adicionales, como cables, y permiten acceder al software de configuración.

Por ejemplo, la placa de evaluación CrossLinkU-NX (figura 1) de Lattice Semiconductor incorpora una FPGA LIFCL-33U. Además, incluye un cable USB-A a USB 2.0 micro-B para la programación, un cable USB-C a USB-C para la alimentación y la transferencia de datos, y una placa secundaria con dos conectores para módulos periféricos (PMOD). Gracias al kit de desarrollo, los ingenieros pueden diseñar estructuras lógicas que se adapten a las necesidades de sus aplicaciones.

Figura 1: La placa de evaluación CrossLinkU-NX de Lattice Semiconductor incluye una FPGA LIFCL-33U, cables USB y una placa secundaria con conexiones PMOD. (Fuente de la imagen: Lattice Semiconductor)

Las 33,000 celdas lógicas que integra una FPGA LIFCL-33U incluyen sesenta y cuatro bloques multiplicadores de 18 x 18 que pueden dedicarse a tareas de procesamiento de señales digitales (DSP) para un procesamiento rápido de imágenes. Estos bloques multiplicadores aumentan el ancho de banda disponible y liberan otras celdas lógicas para tareas de uso general. El rendimiento también se ve potenciado por 3.6 MB (lo que equivale aproximadamente a 450 KB) de memoria integrada, que incluye RAM en bloque integrada (EBR), RAM de gran capacidad (LRAM) para el almacenamiento en búfer de datos y celdas lógicas dedicadas a la memoria distribuida para el almacenamiento local.

El modelo LIFCL-33U está optimizado para la recepción, el procesamiento y la transmisión de señales de video. Es compatible con la interfaz D-PHY de software de la interfaz en serie para cámaras CSI-2 (Camera Serial Interface-2) de la MIPI (Mobile Industry Processor Interface), con celdas lógicas de FPGA configuradas como una interfaz de hardware virtual para los datos de la cámara. El FPGA también es compatible con otros protocolos, como la interfaz serie de pantalla (DSI), la señalización diferencial de bajo voltaje (LVDS), subLVDS y la señalización escalable de bajo voltaje (SLVS).

Las FPGA LIFCL-33U también son compatibles con los protocolos USB. La placa de evaluación CrossLinkU-NX (Figura 2) cuenta con dos conectores USB; un conector micro-USB suministra alimentación y transmite datos de configuración a la FPGA, mientras que el otro también suministra alimentación y proporciona una conexión fiable para la salida de video a una pantalla, una CPU o un acelerador de IA.

Figura 2: Una placa de evaluación CrossLinkU-NX contiene una FPGA LIFCL-33U (en el centro), una memoria flash SPI (encima de la FPGA), conectores USB (abajo a la izquierda y arriba a la derecha), un conector para cámara (abajo a la derecha) y un conector para tarjeta de expansión (arriba a la izquierda). (Fuente de la imagen: Lattice Semiconductor)

Si bien las celdas lógicas de las FPGA pueden configurarse para la conectividad USB a través de los circuitos PHY USB 2.0 y USB 3.2 Gen 1, los dispositivos LIFCL-33U cuentan con un controlador USB optimizado, un bloque de hardware específico que traduce y programa la salida para la conectividad USB. El USB integrado libera celdas lógicas para otras tareas de procesamiento y reduce el tiempo de desarrollo.

Tejido lógico

Las placas de evaluación CrossLinkU-NX incluyen todas las opciones de conectividad que los ingenieros necesitan para empezar rápidamente a diseñar la estructura lógica de una FPGA LIFCL-33U. La estructura lógica es la configuración completa de las celdas lógicas de la FPGA que conforma el hardware virtual que requiere la aplicación. El software de diseño Radiant de Lattice Semiconductor convierte las ideas de los ingenieros en hardware FPGA virtual. La estructura lógica de las FPGA LIFCL-33U funciona dentro de la plataforma FPGA Nexus de Lattice Semiconductor. De forma similar al sistema operativo de una CPU, la plataforma Nexus define la arquitectura de enrutamiento de la FPGA, así como la memoria integrada y las funciones de seguridad.

El primer paso consiste en definir el diseño en un lenguaje de descripción de hardware, como Verilog o VHDL. El proceso de síntesis de Radiant convierte la descripción en puertas lógicas, sus estados y la forma en que cambiarán en función de los datos recibidos. El software Radiant viene preprogramado con el plano de distribución de la FPGA, es decir, un mapa que indica dónde se encuentran las principales funciones del chip.

A partir de la información sobre las puertas lógicas y el esquema de disposición, la fase de colocación y enrutamiento de Radiant asigna cada elemento lógico a una ubicación específica en la FPGA y garantiza que las rutas lógicas estén correctamente conectadas. A continuación, el software lleva a cabo un análisis de temporización. Estos análisis comparan el tiempo que tarda un paquete de datos en recorrer la ruta prevista con las frecuencias de reloj requeridas por el sistema.

Para agilizar el proceso de diseño, Lattice Semiconductor ofrece diseños de referencia que ayudan a los ingenieros a implementar los protocolos USB. Los ingenieros también pueden acceder a módulos de propiedad intelectual (PI) ya diseñados. Existen módulos IP para tareas habituales, como proporcionar conectividad Ethernet o convertir señales entre protocolos; por ejemplo, entre los protocolos SPI o circuito inter-integrado (I²C) y los protocolos USB. Entre los módulos IP destinados a tareas habituales de procesamiento por DSP se incluyen la reorientación, el redimensionamiento o la sincronización de videos, así como la conversión entre distintos formatos de datos de video.

Una vez completados estos pasos, el software genera un flujo de bits que define la estructura lógica de la FPGA. El flujo de bits se carga en la memoria flash integrada de la placa de evaluación CrossLinkU-NX a través de una conexión USB, del protocolo JTAG (Joint Action Test Group) o de una conexión SPI. A continuación, la FPGA LIFCL-33U se configura a partir de esta memoria flash.

La posibilidad de arrancar directamente desde la memoria flash facilita al ingeniero la depuración y la modificación del flujo de bits durante el desarrollo de la aplicación. En la práctica, los flujos de bits de los FPGA suelen almacenarse en dispositivos de memoria flash externos y copiarse a la memoria de acceso aleatorio estática (SRAM) al arrancar el sistema. La memoria SRAM permite un arranque rápido que inicializa la conectividad en menos de 2 ms y ofrece la funcionalidad completa del hardware virtual personalizado en menos de 8 ms.

Prepararse para garantizar la fiabilidad

El arranque rápido con SRAM es una de las ventajas de utilizar FPGA en aplicaciones como el procesamiento de señales de sensores o de video, que requieren un gran ancho de banda. Las FPGA LIFCL-33U también consumen hasta 75% menos energía que otras FPGA similares. Al estar fabricados con una tecnología fiable de 28 nm, los dispositivos LIFCL-33U cuentan con una estructura de silicio sobre aislante totalmente agotado (FD-SOI) que reduce las corrientes de fuga no deseadas y el ruido eléctrico, mejora la tolerancia a la radiación y ofrece un buen rendimiento a bajas tensiones. Los dispositivos LIFCL-33U funcionan a tensiones comprendidas entre 1.0 y 1.8 V en el modo de alto rendimiento (HP) para velocidades de transmisión de datos de hasta 1.2 Gbps por línea, y entre 1.2 y 3.3 V en el modo de amplio rango (WR) para velocidades de transmisión de datos más bajas.

El consumo energético es un aspecto especialmente importante en las aplicaciones integradas y móviles que funcionan con batería o que permanecen continuamente en modo de espera. Los FPGA LIFCL-33U cuentan con un modo "Always-On" (siempre encendido) con un estado de espera de bajo consumo, lo que permite al sistema permanecer a la espera de una señal de activación al tiempo que ahorra energía.

Otra serie de características del LIFCL-33U permite a los ingenieros diseñar aplicaciones resistentes y con un alto nivel de disponibilidad para entornos industriales, al mejorar la seguridad mediante el cifrado de flujo de bits y la protección con contraseña. La estructura FD-SOI reduce la vulnerabilidad a los errores de inversión de bits provocados por la radiación cósmica y otras perturbaciones electromagnéticas. En caso de que se produzca un error, este puede detectarse y corregirse gracias a la capacidad de detección de errores de software (SED) y corrección de errores de software (SEC) de la FPGA.

Conclusión

Las placas de evaluación, como la CrossLinkU-NX de Lattice Semiconductor, permiten a los ingenieros aprovechar la flexibilidad, la fiabilidad, la eficiencia y la capacidad de procesamiento de baja latencia y gran ancho de banda de las FPGA LIFCL-33U. Su conectividad integrada USB, SPI, MIPI y JTAG, junto con el software de programación Radiant de Lattice Semiconductor, permite un rápido desarrollo de aplicaciones de video y sensores, mientras que las placas de evaluación permiten a los ingenieros reconfigurar rápidamente las FPGA para adaptarse a cambios en los periféricos o en los requisitos sin necesidad de modificar el hardware físico.